Trois architectures 3D montrées au FMS 2026
Samsung Electronics a présenté le 5 août 2026 sa feuille de route mémoire au Future of Memory and Storage de Santa Clara. L’annonce réunit trois objets différents : zHBM pour rapprocher la mémoire à haut débit de l’accélérateur, zNAND-O pour empiler des composants NAND et V10 BV-NAND pour séparer puis relier la matrice de cellules et les circuits logiques par collage de wafers. Environ 30 technologies mémoire et stockage étaient exposées sur le stand.
Cette présentation ne correspond pas au lancement d’un produit achetable. Samsung parle de concepts pour zHBM et zNAND-O, montre un modèle de HBM5 et cite des échantillons HBM4E déjà expédiés aux clients, mais ne donne ni référence commerciale, ni capacité, ni prix, ni date de production pour les nouvelles architectures 3D. Le terme « première » employé par le constructeur décrit les concepts exposés, pas une disponibilité industrielle vérifiée.
Le point commun est la réduction des distances entre fonctions. Les mémoires actuelles gagnent en capacité en empilant des cellules ou des puces, mais le transfert entre mémoire, logique et accélérateur reste coûteux en énergie et en latence. Samsung propose d’ajouter une troisième dimension au placement des blocs, avec des connexions verticales plus courtes. La difficulté se déplace alors vers le collage, le rendement de fabrication, l’alimentation et l’évacuation de la chaleur.
zHBM place la mémoire au-dessus de l’accélérateur
Une pile HBM conventionnelle est généralement installée à côté du GPU ou de l’accélérateur sur un interposeur. zHBM la positionne verticalement au-dessus de la puce de calcul. Samsung estime qu’un futur système d’interface intégrant cette architecture pourrait offrir environ huit fois les performances de HBM5, plus de dix fois sa densité mémoire, une efficacité énergétique triplée et une résistance thermique réduite de plus de moitié.
Ces quatre valeurs sont des objectifs annoncés par Samsung, comparés à une génération HBM5 elle-même future. Elles ne proviennent ni d’un accélérateur final, ni d’une charge d’entraînement, d’inférence ou de jeu mesurée par un laboratoire indépendant. Le constructeur ne précise pas ce que recouvre exactement la performance multipliée par huit, pas plus que le nombre de piles, la largeur d’interface, la capacité totale, la consommation en watts ou la température du prototype.
Samsung prévoit aussi une couche intermédiaire personnalisable entre la mémoire et l’accélérateur. Un client pourrait y intégrer une logique propre pour augmenter la capacité accessible ou décharger certaines fonctions. Cette souplesse renforcerait toutefois la dépendance entre concepteur de puce, fondeur, fournisseur mémoire et spécialiste du packaging. Une norme, une compatibilité multi-fournisseur et un mode de réparation ne sont pas détaillés.
zNAND-O et V10 BV-NAND empilent autrement le stockage
zNAND-O transpose l’idée à la mémoire flash. Samsung développe des versions à quatre et huit couches fondées sur sa V-NAND et les destine à l’IA en périphérie, où la faible latence et la densité comptent autant que le débit. Le communiqué ne publie cependant aucun niveau de cellules, débit, latence, endurance ou consommation. Il ne dit pas non plus si zNAND-O prendra la forme d’une puce, d’un module ou d’un SSD standardisé.
La V10 BV-NAND est plus proche d’une génération de fabrication. Elle dépasse 400 couches et utilise une architecture Bonding V-NAND : les cellules mémoire et la logique périphérique sont fabriquées sur des wafers distincts, puis assemblées. Samsung revendique une densité supérieure d’environ 58 % à celle de la V9 et des progrès en lecture, écriture et entrées-sorties, sans publier les valeurs absolues. TechInsights avait déjà identifié le wafer bonding comme le changement majeur attendu entre la V9 à 286 couches et la V10.
Le collage peut améliorer la densité surfacique et permettre d’optimiser séparément mémoire et logique. Il ajoute aussi des étapes de fabrication dont le rendement doit rester élevé sur de gros volumes. Plus de 400 couches n’implique donc pas automatiquement un SSD plus rapide ou moins cher : le contrôleur, le nombre de canaux, le firmware, le type de cellules, la réserve de capacité et la dissipation continuent de déterminer les performances perçues.
Pas d’effet immédiat sur les GPU et SSD des joueurs
Pour les joueurs PC, l’annonce ne change ni la quantité de VRAM des cartes actuelles, ni le prix de la DDR5, ni les performances des SSD déjà vendus. zHBM vise d’abord les grands accélérateurs d’intelligence artificielle, tandis que zNAND-O et V10 sont présentés autour de l’infrastructure et du stockage pour centres de données. Engadget souligne la même orientation : les bénéfices initiaux devraient être absorbés par les systèmes IA plutôt que par les PC clients.
À plus long terme, le wafer bonding et la densité accrue pourraient descendre vers des SSD grand public, comme d’autres progrès NAND avant eux. Ce scénario reste une possibilité technique, pas une promesse de Samsung. Aucun SSD 990 ou successeur, aucune console, aucun GPU et aucun ordinateur n’est associé à la V10, à zNAND-O ou à zHBM dans l’annonce du FMS.
Les prochaines preuves utiles seront des échantillons documentés, des spécifications d’interface, un calendrier de production, des partenaires identifiés et des mesures reproductibles de bande passante, consommation, température et rendement. En attendant, les maquettes décrivent une direction crédible pour réduire le coût du mouvement des données, mais les multiplicateurs publiés doivent rester présentés comme des objectifs constructeur.
Commentaires
Chargement…
Préparation de votre espace lecteur…
Chargement des commentaires…